二分彩是啥|澳门二分彩开奖
028-69360699
应用案例分类收起分类展开分类
应用案例
应用案例
电流纵差保护中光纤数字接口的设计
发表时间:

        摘要:设计了一种基于FPGA的光纤数字接口?#20302;常?#20171;绍了运用FPGA实现的HDLC发送功能模块和接?#23637;?#33021;模块以及CMI编码解码模块,该?#20302;?#21487;以有效利用FPGA片内硬件资源,无需外围电路,高度集成且操作简单。

        关键词:电流纵差保护;FPGA;HDLC;CMI

        0. 引言

        电流纵差保护广泛应用于微机继电保护中,由于需要在输电线两端之间传输三相电流及时间等数据,其关键就是保证传输数据的准确?#38498;?#23454;时性,不受外界电磁、气候等影响。随着电压等级的提高,白色噪声、脉冲干扰、电磁场干扰越来越大,极易影响两?#35828;?#36890;讯质量。光?#36865;?#35759;具有频带宽、容量大、传输损耗小、中继距离长、抗强电磁干?#35834;扔诺悖?#22240;此光?#36865;?#35759;为两端数据?#30446;?#38752;传输提供了保证。

        1. ?#20302;成?#35745;

        光纤纵差保护装置的光纤数字接口是装置中重要组成部分,在进行光纤数字接口设计?#20445;?#25105;们没有采用传统的芯片堆砌设?#21697;?#27861;,而且运用大规模可编程门阵?#26657;‵PGA)来实现。在FPGA内部,主要有具有HDLC协议及CRC-16的串?#22411;?#20449;控制器(SCC),和光纤线路的编码解码(CMI)。光收发器采用RTXM154TL芯片,硬件电路框图如图1所示。

QQ图片20180724163805.png

图1  用FPGA实现的光纤数字接口硬件电流框图

        接?#23637;?#31243;:光收发器的接收?#36865;?#36807;光纤把接?#23637;?#26469;的光信号转换为电信号,此时接收的电信号已经编过码,经过CMI解码后送至SCC内部接收FIFO,实现HDLC解码和串并转换后,由DSP直接读走数据。

        发送过程:DSP通过数据总线把需要发送的数据写入SCC的发送FIFO中,SCC根据设定好的HDLC协议,把并行数据转换为串行帧,发送到CMI,经CMI编码后送至光收发器,电信号转换为光信号经过光纤传至对侧。

        2. SCC的设计

        HDLC协议是高级数据链路层协议,是构成SCC的主要部分,在HDLC通信方式中,所有信息都是以帧的形式传送的,HDLC帧格式如表1所?#23567;?/span>

表1 HDLC帧格式示意图

标志字

地址段

控制段

信息段

CRC校验

标志字

01111110

8bit  

8bit  

可变长度

16bit

01111110

        (1)标志字

        HDLC协议规定,所有信息传输必须以一个标志字开始,且以同一个标志字结束,这个标志字是01111110(0x7E)。开始标志到结束标志之间构成一个完整的信息单位,称为一帧。接收方可以通过搜索01111110来探知帧的开始和结束,?#28304;?#24314;立帧同步。在帧与帧之间?#30446;?#36733;期,可连续发送标志字来做填充。

        (2)信息段及“0”比特插入技术

        HDLC帧的信息长度是可变的,可传送标志字以外的任意二进制信息。为了确保标志字是独一无二的,发送方在发送信息时采用“0”比特插入技术,即发送方在发送除标志字符外的所有信息?#20445;?#21253;括校验位),只要遇到连续的5个“1”就自动插入一个“0?#20445;?#21453;之,接收方在接收数据?#20445;?#21482;要遇到连续的5个“1?#20445;?#23601;自动将其后的“0”删掉。“0”比特插入和删除技术也使得HDLC具有良好的传输透明性,任何比特代码都可传输。

        (3)地址段及控制段

        地址字段用于标识接收该帧的地址;控制字段用来表示命令和响应的类别和功能。

        (4)CRC校验

        HDLC采用CCITT 标准的16位循环冗余校验码(CRC-16)进行差错控制,其生成多项式为

QQ图片20180724163934.png

        HDLC差错校验指对整个帧的内容作CRC循环冗余校验, 即对在?#26469;?#33539;围内的错码进行纠正, 对在校错范围内的错码进行校验,但不能纠正。标志位和按透明规则插入的所有“0” 不在校验的范围内。

        2.1 HDLC发送模块

        发送模块主要分为发送控制接口模块、发送FIFO缓存模块、发送同步模块、CRC校验生成模块、插零和并串转换模块、插标志位模块。发送模块示意图如图2所示。

QQ图片20180724163959.png

图2 发送功能模块示意图

        (1)发送FIFO缓存模块可?#28304;?#20837;DSP发送的数据,根据光纤差动要传输的数据,缓存大小为256bytes足够。本设计中,串行发送的速率为了适用于复接设备E1接口,把串行的速率设为2Mbit/s。而DSP?#21015;?#24635;线数据的速率远大于2Mbit/s,因此主时钟和串行收发时钟的频率相差较大,而使用FIFO可以有效的协调两者的频率差带来的同步问题。

        (2)发送同步模块负责控制?#20302;?#26102;钟和串行发送时钟的同步,使相关控制信号完成高低速的匹配。每个进程都是串行时钟或者?#20302;?#26102;钟的上升沿到来时进行高速和低速或者低速和高速的转换。

        (3)CRC校验模块负责生成CCITT标准的CRC-16码,附加到数据后面。

        (4)插零模块是为了区分帧头和帧尾的标志位,保证数据链路的透明传输(即可?#28304;?#36755;任意组?#31995;?#27604;特率),在发送端?#28304;?#36755;数据进?#23567;?”比特填充。因为帧头和帧尾为“01111110?#20445;?#22240;?#35828;?#24103;连续传输了5个“1”比特后,插入一个“0”比特,可避免与标志位相同。

        插零和并串转换的进程:异步置位,时?#30001;?#21319;沿到来时利用移位寄存器,进行8比特数据的并串转换,对连续的5比特数据求与运算,5个“1”比特之后,插入一个“0”比特,此时以为寄存器暂停移位。

        (5)插标志位主要是?#28304;?#21457;送的数据进行帧头尾的添加。

图3为发送模块的时序仿真图。发送的数据为0~10。

QQ图片20180724164124.png

图3 发送模块时序仿真图

        2.2 HDLC接收模块

        接收模块主要分为接收控制接口模块、接收FIFO缓存模块、接收同步模块、CRC校验对比模块、删零和串并转换模块、删标志位模块。接收模块示意图如图4所示。

QQ图片20180724164149.png

图4 接?#23637;?#33021;模块示意图

        (1)删标志位模块负责检测发送的帧头,确定起始边界,把CMI解码后的输入数据的帧头和帧?#37319;?#21435;。

        (2)删零和串并转换模块中对比特流中的连续“1”比特进行计数,然后用于删零判断、检测帧结束标志?#22270;?#27979;帧中断标志的功能。计数器和下一比特在不同值组合下所对应的含义如下:

        1 当计数器的值为6,且下一接收比特为“0?#20445;?#34920;明检测到帧结束标志。

        2 当计数其的值为5,且下一接收比特为“0?#20445;?#34920;明比特“0”应该删去。

        3 当计数器的值为6,且下一接收比特为“1?#20445;?#34920;明检测到中断标志。

        (3)CRC校验对比模块把接收到的数据再进行CRC-16计算,其结果与接收到的CRC-16相比较,如果相同,则表示传输数据正确,否则舍弃该帧。

        (4)接收同步模块和发送同步模块一样,模块负责控制?#20302;?#26102;钟和串行接收时钟的同步,使高低速速度转换。

        (5)接收FIFO缓存模块是把接收的数据存入FIFO缓存,并通知DSP可读取数据,DSP发生外部中断后把数据读走。

        图5为接收模块的时序仿真图。接收的数据为0~10。

QQ图片20180724164214.png

图5 接收模块时序仿真图

        3. CMI编码和解码设计

        光纤线路中线路码型传输性能的?#27809;?#30452;接影响光?#20302;?#30340;传输性能。传输性能好的线路码型应该符合比特序列独立?#38498;謾?#21151;率谱密度中的高低频成分少、定时成分多、直流电平比较恒定、误码扩展系数小、码结构均匀等特征。适于光线路传输的码型比较多,本设计采用CMI码型。其变换模式为:“0”码变换为“01?#20445;?”码变换为交替的“00”和“11”码。

        4. 结束语

        与传统的芯片电路相比,采用大规模可编程门阵?#26657;‵PGA)芯片具有以下一些?#35834;悖?/span>

        (1)通信板结构简单,便于硬件设计,只需一块FPGA芯片可完成以上设计,占用PCB板空间小。

        (2)可实现各功能模块之间的无缝连接。由于各功能模块的逻辑均在一个芯片内部完成,不存在相互之间电平匹配问题。

        (3)时序控制简单。在芯片内部只需进?#22411;?#24847;的时序控制即可,不需要考虑对不同的芯片进行不同的时序控制。

        (4)可靠性高。采用FPGA芯片消除了由于不同芯片厂家生产的芯片的?#38382;?#19981;同而造成通信不稳定现象,提高?#36865;ㄐ诺?#31283;定性能。

        本文采用了FPGA实现的SCC和CMI功能,调?#36234;?#26524;表明,该?#20302;?#25805;作简单、使用灵活、能?#32531;?#22909;地应用于电力?#20302;?#32487;电保护光?#36865;?#35759;?#20302;?#20013;。

        参考文献:

        [1]. 唐成虹等. 光纤纵差保护装置中光纤数字接口的设计新方法.电力?#20302;?#33258;动化.2005

        [2]. 娄景艺等. HDLC控制协议的FPGA设计与实现.国外电子元器件.2005

Copyright 2018  成都瑞科电气有限公司 REALCODE ELECTRIC  版权所有  蜀ICP备14026715号-1

二分彩是啥 北单出票软件 云南时时app下载 新十一选五技巧 快乐飞艇官网 中国体育彩票每天几点开奖 双色球092期历史开奖结果 江苏时时开奖网 巴蜀麻将 2018大乐透开奖 快乐十分自动推荐号